Interconnection Networks (The Morgan Kaufmann Series in Computer Architecture and Design)

個数:
電子版価格
¥14,835
  • 電書あり

Interconnection Networks (The Morgan Kaufmann Series in Computer Architecture and Design)

  • 在庫がございません。海外の書籍取次会社を通じて出版社等からお取り寄せいたします。
    通常6~9週間ほどで発送の見込みですが、商品によってはさらに時間がかかることもございます。
    重要ご説明事項
    1. 納期遅延や、ご入手不能となる場合がございます。
    2. 複数冊ご注文の場合、分割発送となる場合がございます。
    3. 美品のご指定は承りかねます。
  • 【入荷遅延について】
    世界情勢の影響により、海外からお取り寄せとなる洋書・洋古書の入荷が、表示している標準的な納期よりも遅延する場合がございます。
    おそれいりますが、あらかじめご了承くださいますようお願い申し上げます。
  • ◆画像の表紙や帯等は実物とは異なる場合があります。
  • ◆ウェブストアでの洋書販売価格は、弊社店舗等での販売価格とは異なります。
    また、洋書販売価格は、ご注文確定時点での日本円価格となります。
    ご注文確定後に、同じ洋書の販売価格が変動しても、それは反映されません。
  • 製本 Hardcover:ハードカバー版/ページ数 624 p.
  • 言語 ENG
  • 商品コード 9781558608528
  • DDC分類 004.6

Full Description

The performance of most digital systems today is limited by their communication or interconnection, not by their logic or memory. As designers strive to make more efficient use of scarce interconnection bandwidth, interconnection networks are emerging as a nearly universal solution to the system-level communication problems for modern digital systems. Interconnection networks have become pervasive in their traditional application as processor-memory and processor-processor interconnect. Point-to-point interconnection networks have replaced buses in an ever widening range of applications that include on-chip interconnect, switches and routers, and I/O systems. In this book, the authors present in a structured way the basic underlying concepts of most interconnection networks and provide representative solutions that have been implemented in the industry or proposed in the research literature.

Contents

ForewordForeword to the First PrintingPrefaceChapter 1 - IntroductionChapter 2 - Message Switching LayerChapter 3 - Deadlock, Livelock, and StarvationChapter 4 - Routing AlgorithmsChapter 5 - CollectiveCommunicationSupportChapter 6 - Fault-Tolerant RoutingChapter 7 - Network ArchitecturesChapter 8 - Messaging Layer SoftwareChapter 9 - Performance EvaluationAppendix A - Formal Definitions for Deadlock AvoidanceAppendix B - AcronymsReferencesIndex