第１２回アナログ回路設計ワークショップ<br>Analog Circuit Design : Fractional-N Synthesizers, Design for Robustness, Line and Bus Drivers

個数：

第１２回アナログ回路設計ワークショップ
Analog Circuit Design : Fractional-N Synthesizers, Design for Robustness, Line and Bus Drivers

  • 提携先の海外書籍取次会社に在庫がございます。通常3週間で発送いたします。
    【重要ご説明事項】
    1. 納期遅延や、ご入手不能となる場合が若干ございます。
    2. 複数冊ご注文の場合、分割発送となる場合がございます。
    3. 美品のご指定は承りかねます。
  • 【入荷遅延について】
    世界情勢の影響により、海外からお取り寄せとなる洋書・洋古書の入荷が、表示している標準的な納期よりも遅延する場合がございます。
    おそれいりますが、あらかじめご了承くださいますようお願い申し上げます。
  • ◆画像の表紙や帯等は実物とは異なる場合があります。
  • ◆ウェブストアでの洋書販売価格は、弊社店舗等での販売価格とは異なります。
    また、洋書販売価格は、ご注文確定時点での日本円価格となります。
    ご注文確定後に、同じ洋書の販売価格が変動しても、それは反映されません。
  • 製本 Hardcover:ハードカバー版／ページ数 410 p.
  • 言語 ENG
  • 商品コード 9781402075599
  • DDC分類 621.3815

Full Description

Number 12 in the successful series of Analog Circuit Design provides valuable information and excellent overviews of analogue circuit design, CAD and RF systems. The series is an ideal reference for those involved in analogue and mixed-signal design.

Contents

Fractional-N Synthesizers.- Practical Design Aspects in Fractional-N Frequency Synthesis.- Design and Simulation of Fractional-N Frequency Synthesizers.- Monolithic CMOS Fractional-N Frequency Synthesizer Design for High Spectral Purity.- A 19mW 2.2GHz Fully Integrated CMOS Sigma Delta Fractional Synthesiser With 35Hz Frequency Step and Quantization Noise Compensation.- Implementation Aspects of Fractional-N Techniques in Cellular Handsets.- Fractional-N Phase Locked Loops and It's Application in the GSM System.- Design for Robustness.- ESD for Analogue Circuit Design.- ESD in Smart Power Processes.- RF-ESD Co-Design for High Performance CMOS LNAs.- Improvement of System Robustness Through EMC Optimization.- Robustness in Analog Design.- Minimizing Undesired Coupling and Interaction in Mixed Signal ICs..- Line and Bus Drivers.- Looking to/for Low Power ADSL Drivers in the DSLAM..- Class-AB Low-Distortion drivers for ADSL.- Class D Self-Oscillating Line Drivers.- Class G/H Line Drivers for xDSL.- The USB 2.0 Physical Layer: Standard and Implementation.- Backplane Transceivers.